8-5 在不改變?cè)a功能的條件下用兩種方法改寫例 8-2 ，使其輸出的控制信號(hào)(ALE、START、OE、LOCK) 沒有毛刺。方法 1：將輸出信號(hào)鎖存后輸出；方法 2：使用狀態(tài)碼直接輸出型狀態(tài)機(jī)，并比較這三種狀態(tài)機(jī)的特點(diǎn)。
-- 解："【例 8-2】根據(jù)圖 8-6 狀態(tài)圖，采用 Moore 型狀態(tài)機(jī)，設(shè)計(jì) ADC0809 采樣控制器" 方法 1( 將輸出控制
信號(hào)鎖存后輸出)的 VHDL 程序代碼如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY ADCINT IS
PORT(D: IN STD_LOGIC_VECTOR(7 DOWNTO 0); --來(lái)自 0809 轉(zhuǎn)換好的 8 位數(shù)據(jù)
CLK: IN STD_LOGIC; --狀態(tài)機(jī)工作時(shí)鐘
EOC: IN STD_LOGIC; --轉(zhuǎn)換狀態(tài)指示，低電平表示正在轉(zhuǎn)換
ALE: OUT STD_LOGIC; --8 個(gè)模擬信號(hào)通道地址鎖存信號(hào)
START: OUT STD_LOGIC; --轉(zhuǎn)換開始信號(hào)
OE: OUT STD_LOGIC; --數(shù)據(jù)輸出三態(tài)控制信號(hào)
ADDA: OUT STD_LOGIC; --信號(hào)通道最低位控制信號(hào)
LOCK0: OUT STD_LOGIC; --觀察數(shù)據(jù)鎖存時(shí)鐘
Q: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); --8 位數(shù)據(jù)輸出
[附件:]1442.pdf
售價(jià)：
70金幣
如何獲得金幣？
